

N32A455系列硬件设计指南

简介

本指南是为 N32A455 系列 MCU 系统设计者提供的，以便对 N32A455 系列 MCU 硬件实现的特性有一个总体认识。

目录

1. N32A455 系列硬件设计	1
1.1 电源供电简介	1
1.2 供电方案	1
1.3 备用电池	1
1.4 外部引脚复位电路	1
1.5 外部时钟电路	1
1.6 启动引脚连接	2
1.7 独立 ADC 转换器	2
1.8 IO 上电脉冲处理	4
1.9 IO 耐压值	5
1.10 防静电设计	6
1.10.1 PCB 设计	6
1.10.2 ESD 防护器件	6
1.11 调试接口	7
1.12 CAN 接口	7
1.13 LIN 接口	8
1.14 BOOT 串口接口	9
2. 整体设计建议	11
3. 最小系统参考设计原理图	12
3.1 LQFP100	12
3.2 LQFP64	13
3.3 LQFP48	14
4. PCB LAYOUT 参考	15
5. 典型故障分析	16
5.1.1 电源管脚与地短路	16
5.1.2 GPIO 损坏	16
5.1.3 ADC 采样不准	16
6. 历史版本	17
7. 声明	18

1. N32A455 系列硬件设计

1.1 电源供电简介

N32A455 系列芯片工作电压（VDD）为 1.8V~3.6V。主要有：VDD、VDDA。具体请参考相关数据手册。

1.2 供电方案

VDD 为 MCU 主电源，必须由稳定的外部电源供电。电压范围 1.8V~3.6V，所有 VDD 引脚都需就近放置一颗 0.1uF 去耦电容，其中一个 VDD 管脚还需增加一颗 4.7uF 去耦电容。去耦电容具体设计请参考第三章各封装最小系统参考设计原理图。

VDDA 为模拟电源，为 ADC、DAC、OPAMP、COMP、TSC 提供供电。VDDA 输入管脚建议放置一个 0.1uF 和一个 1uF 的电容。

1.3 备用电池

VBAT 引脚主要给 RTC 单元供电，使得 RTC 在主电源(VDD)关闭时仍能正常运行。如果应用中没有外部电池，VBAT 必须在外连接到 VDD。

1.4 外部引脚复位电路

当NRST引脚上出现低电平(外部复位) 将产生系统复位。外部NRST引脚复位参考电路如下。




图 1-1 系统复位图

注：复位引脚NRST在设计时不能悬空，外挂电容0.1uF作为典型参考值给出，若需加快复位时间，NRST引脚可外加上拉，上拉电阻典型值10K，另外用户可根据产品实际需要决定是否增加复位按键。

1.5 外部时钟电路

N32A455 系列 MCU 包含 2 个外部时钟：主控制外部高速时钟 HSE（4MHz~32MHz）和主控制器外部

低速时钟（32.768KHz）。

HSE 和 LSE 根据晶振特性配置相应的负载电容，详细请参考相关数据手册中外部时钟特性描述。

在使用 LSE 时，相邻的 IO 管脚（以 LQFP64 封装管脚为例：PC13 和 PD0）不能有 GPIO 翻转电平信号，邻近管脚参考图 1-2。翻转的电平信号会导致 LSE 工作不稳定。




图 1-2 PC13/PD0 管脚不能有翻转信号

1.6 启动引脚连接

下图显示了 N32A455 系列芯片选择启动存储器时所需的外部连接。关于启动模式请参考数据手册相关章节。




图 1-3 启动模式实现实例

BOOT引脚拉高，芯片复位后从BOOT区启动；BOOT引脚拉低，芯片复位后从用户区启动
注：图中电阻值只作为典型参考值给出。

1.7 独立 ADC 转换器

为提高转换精度，ADC 有一对独立的供电电源，一个独立的 VDDA 引脚给 ADC 供电，VSSA 引脚作为模拟供电的接地端，它可以被单独滤波和屏蔽后给 ADC 供电，以减少 PCB 板级噪音的干扰。

关于 ADC 电路设计，请注意以下几点：

- 1) 在使用 ADC 采样时，建议缩短 ADC 采样通道的外部走线距离；
- 2) ADC 的输入信号周边建议远离一些高频翻转信号；
- 3) 注意慢速通道和快速通道的最高支持速率：

N32A455 系列在输入主频为 72MHZ 条件下，ADC 快速通道采样率不超过 5Msps，ADC 慢速通道采样率建议不超过 2.5Msps；

- 4) 在 ADC 转换期间，芯片不支持修改 ADC 配置，如需修改配置，需要等待当前转换结束或者关闭 ADC 后，再进行配置；
- 5) 在使用某一 ADC 通道时，不能在其它未使用的 ADC 采样通道施加负压（比如-0.2V），如果施加了此负压，会导致正常采样的 ADC 通道电压被拉低，导致读取的数据不准；
- 6) 在使用某一 ADC 通道时，不能在其它未使用的 ADC 采样通道施加高压（大于 VDD 电压），如果施加了此高电压，会导致正常采样的 ADC 通道电压被拉高，导致读取的数据不准。
- 7) 在使用 ADC 时， R_{AIN} 的最大值不能太大，需要符合如下公式：

$$R_{AIN} < \frac{T_s}{f_{ADC} \times C_{ADC} \times \ln(2^{N+2})} - R_{ADC}$$




图 1-4 ADC 输入口串联电阻的影响

下图为典型输入阻抗下 ADC 采样配置规则表：

ADC工作时钟频率：72MHz				
输入等效阻抗 R_AIN(Ω)	Min Sampling cycle	Min Sampling Time (ns)	ADC Sampleing+ Convert Time (us)	ADC 最大采样率 (Ksps)
0	1.75	24.26	0.198	5,053.8
100	2.10	29.11	0.203	4,932.8
330	2.90	40.27	0.214	4,675.5
470	3.39	47.06	0.221	4,531.5
1,000	5.24	72.78	0.246	4,058.6
2,200	9.43	131.00	0.305	3,282.8
4,700	18.17	252.31	0.426	2,347.9
10,000	36.68	509.46	0.683	1,464.0
30,000	106.55	1,479.87	1.653	604.8
51,000	179.91	2,498.80	2.672	374.2
100,000	351.09	4,876.29	5.050	198.0
470,000	1,643.67	22,828.80	23.002	43.5
1,000,000	3,495.21	48,544.56	48.718	20.5

图 1-5 N32A455 系列 ADC 采样配置规则表

注：采样时间需根据输入时钟和ADC寄存器可选的采样周期综合配置，原则上ADC采样周期配置应大于等于表中最小采样周期数。

1.8 IO 上电脉冲处理

上电过程中由于 IO 处于高阻态及内部电路耦合特性，上电瞬间会引起 IO 上出现高电平脉冲（实际的高脉冲电压值请用户实测）。若该脉冲会影响其应用，建议在对应 IO 上挂适当电容（1nF~100nF）或外加适当下拉电阻(10K~100K)处理。

下图为开发板 N32A455REL7-STB_V1.0 上电过程中 IO(PB12)波形图：




图 1-6 上电过程 IO(PB12)波形

下图为 N32A455REL7-STB_V1.0 开发板上电过程中 IO(PB12)外加 10K 下拉电阻后的波形图:




图 1-7 上电过程 IO (PB12) 外加下拉电阻处理后波形

1.9 IO 耐压值

芯片使用时请注意各 IO 耐压值，在数据手册引脚复用定义的 I/O 结构一栏，标注了 FT: 容忍 5V,TTa: 容忍 3.3V,TC: 普通 3.3V IO，这类型 IO 在与外部其它不同电压域的 IO 进行通讯时，需要做电平转换。

封装 ⁽¹⁾			管脚名称 ⁽²⁾	类型 ⁽³⁾	I/O 结构 ⁽⁷⁾	Fail-safe ⁽⁹⁾ 支持 ⁽⁸⁾	主功能 ⁽⁵⁾ (复位后) ⁽⁶⁾	可选的复用功能 ⁽⁶⁾ ⁽⁸⁾	
LQFP48	LQFP64	LQFP100						默认 ⁽¹⁾	重定义 ⁽¹⁾
1	1	1	PE2	I/O	FT	Yes	PE2	UART6_TX	-
1	1	2	PE3	I/O	FT	Yes	PE3	UART6_RX	-
1	1	3	PE4	I/O	FT	Yes	PE4	-	-
1	1	4	PE5	I/O	FT	Yes	PE5	-	-
1	1	5	PE6	I/O	FT	Yes	PE6	-	-
1	1	6	VBAT	S	-	-	VBAT	-	-
2	2	7	PC13-TAMPER-RTC ⁽⁴⁾	I/O	TC	Yes	PC13 ⁽⁵⁾	TAMPER-RTC	-

图 1-8 数据手册引脚复用定义的 I/O 结构

注：FT: 5V standard IO, TC/TTa: 3.3V standard IO, 在使用芯片时需注意高于容忍电压的信号对 IO 的影响。

1.10 防静电设计

1.10.1 PCB 设计

对于普通两层板的 PCB 设计，建议信号线周围做包地处理，PCB 板边也尽量做到铺地环绕。在成本允许的条件下，可以用四层板或多层板设计，在多层 PCB 中地线面作为一个重要的电荷源，可抵消静电电源上的电荷，这有利于减小静电场带来的问题。PCB 地线面也可作为其对信号线的屏蔽体（当然，地线面的开口越大，其屏蔽效能就越低）。另外，如果发生放电，由于 PCB 板的地平面很大，电荷很容易注入到地线面中，而不是进入到信号线中。这样将有利于对元件进行保护，因为在引起元件损坏前，电荷可以泄放掉。

1.10.2 ESD 防护器件

在实际产品设计中，芯片自身有一定的抗静电能力，N32A455 系列 MCU ESD（HBM）模式下静电等级为 +/-4KV，但如果有更高的 ESD 防护等级要求，且有芯片的管脚需要直接外接作为产品的输出或输入口，此时，芯片的管脚就直接暴露在产品的最外面，不能通过铺地等方式进行隔离。这种条件下，一般需要考虑外加 ESD 防护器件，TVS 管是一种典型的 ESD 保护器件，以下是典型的连接方式示例。




图 1-9 I/O 管脚上 TVS 连接方式

1.11 调试接口

N32A455 系列芯片支持串行接口（SWD）和 JTAG 调试接口，详细应用请参考相关用户手册。

调试信号	GPIO 引脚
JTMS/SWDIO	PA13
JTCK/SWCLK	PA14
JTDI	PA15
JTDO	PB3
JNTRST	PB4

表 1-1 调试接口

1.12 CAN 接口

符合 ISO-11898-2 中规定了的 CAN 物理层特性。该标准规定了使用由标称阻抗为 120Ω（最小为 95Ω，最大为 140Ω）的并行线电缆。出于电磁兼容性（EMC）的原因，通常需要使用屏蔽双绞线电缆，尽管 ISO-11898-2 也允许使用非屏蔽电缆。CAN 规定在数据速率为 1Mbps 时的最大通信线长度为 40m。在较低的通讯数据速率下，可能支持更长的通信线。

兼容规范 2.0A 和 2.0B，支持标准帧和扩展帧收发，位速率高达 1Mbps。旨在满足车辆串行数据总线的特定要求：实时处理、能可靠运行于车辆 EMI 环境中、成本效益和所需的带宽。




图 1-10 CAN 拓扑图

典型 CAN 接口电路图：




图 1-11 CAN 典型接口电路

电路说明:

元器件位号	说明
R1,R2, C_COMM	<p>R1,R2:终端电阻; C_COMM: 终端滤波器电容器。</p> <p>在 CAN 网络中, 总线两端的两个节点具有终端电阻其他节点没有。需要根据节点在网络的位置, 选择设计。</p> <p>ISO-11898-2 建议不要将终端电阻集成到节点中, 而是在总线的最远端连接独立的终端电阻。</p> <p>链路的每一端都具有等于电缆的特性阻抗的终端电阻, 尽管终端电阻的推荐值名义上为 120Ω。</p> <p>可将终端电阻分成两部分 R1,R2,并在期间加上滤波电容, 更好的滤除高频噪声, 并减少共模发射。R1=60Ω; R2=60Ω; C_COMM = 4.7uF。</p>
Z1,Z2	<p>使用齐纳管 Z1 和 Z2 可以满足汽车 EMC 的要求 (特别是 ESD)。</p> <p>这些器件应放置在连接器附近。</p>
C_BUS_1,C_BUS_2	<p>电容 C_BUS_1 和 C_BUS_2 不是必需。出于 EMC 原因考虑, 可以增加这两颗电容。推荐值 120pF。</p>
L_Choke	<p>共模扼流圈, 不是必需的。在 CANH 和 CANL 线上的共模扼流圈可以帮助减少耦合电磁干扰并满足汽车 EMC 的要求。这种扼流器, 连同收发器管脚上的瞬态抑制器, 可以大大减少耦合的电磁噪声和 高频瞬变。</p>

表 1-2 CAN 典型接口电路说明

1.13 LIN 接口

LIN 是一种串口通信协议, 为支持汽车网络而设计, 能够与传感器和执行器进行低成本且有效的通信。

典型 LIN 网络:




图 1-12 LIN 拓扑图

典型 LIN 接口电路：




图 1-13 LIN 典型接口电路

电路说明：

元器件位号	说明
L_R1, L_R2, L_D1	仅 LIN 主节点强制要求。 L_R1, L_R2: 推荐值 2kΩ。若 2 个以上电阻并联，则必须以总电阻 1 kΩ 和整个主终端最小功率损耗的原则选择值。
L_C1	从节点：典型值 220pF；主节点：从 560pF 开始，约为从节点容值的 10 倍。
L_C2	可选。
L_Z1	可选。可以满足汽车 EMC 的要求（特别是 ESD）。

表 1-3 LIN 典型接口电路说明

1.14 BOOT 串口接口

N32A455 系列芯片支持 BOOT 串口通讯，串口接口如下表：

BOOT 串口	GPIO 引脚
USART1_TX	PA9
USART1_RX	PA10

表 1-4 串口接口

2. 整体设计建议

1) 印制电路板

建议使用有专门独立的接地层(VSS)和专门独立的供电层(VDD)的多层印制电路板,从而能提供好的耦合性能和屏蔽效果。在实际应用中,如考虑成本因素不能使用多层印制电路板,那么在设计电路时就需保证一个好的接地和供电的结构。

2) 器件位置

在 PCB 设计时根据各器件对 EMI 影响的不同,需把不同的电路分开布局。比如,大电流电路、低电压电路、以及高频器件等。从而减少 PCB 上的交叉耦合。

3) 接地和供电(VSS, VDD)

各模块(模拟电路、数字电路、敏感度低的电路)都应该单独接地,数字地和模拟地分开,所有的地最终都应在一个点上连到一起。根据印制线路板电流的大小,尽量加粗电源线宽度,减少环路电阻。同时,电源线、地线的走向和电流的方向应尽量一致,且电源应尽量靠近地线,减小回路的区域。这样有助于增强抗噪声能力。PCB 上没有器件的区域,需要填充为地,以提供好的屏蔽效果。

4) 去耦合

所有的电源引脚都需要适当的连接到电源。这些连接,包括焊盘、连线和过孔应该具备尽量小的阻抗。通常采用增加连线宽度的办法,同时每对 VDD 与 VSS 引脚都必须在靠近芯片处放置去耦电容。下图为电源/地引脚的典型布局。




图 2-1 VDD/VSS 引脚的典型布局

3. 最小系统参考设计原理图

3.1 LQFP100




图 3-1 LQFP100 封装最小系统参考设计原理图

3.2 LQFP64




图 3-2 LQFP64 封装最小系统参考设计原理图

3.3 LQFP48




图 3-3 LQFP48 封装最小系统参考设计原理图

图 3-3~图 3-3 是 N32A455 系列各封装最小系统参考设计原理图，主要体现供电电源去耦电容、时钟、复位电路等设计，其中时钟电路取决于用户设计，芯片内部支持内部高速和低速时钟可供用户选择。

4. PCB LAYOUT 参考




图 4-1 LQFP100 封装 PCB LAYOUT 参考图

PCB LAYOUT 设计时，每一个电源管脚都需要就近放置去耦电容。HSE 和 LSE 的外部晶体尽可能在周围做包地处理，晶体下面一层靠近晶体的区域也需要铺地，不能有信号线穿过，防止信号线干扰晶体信号。

5. 典型故障分析

针对客户在使用芯片过程中遇到的常见问题和分析方法说明如下。

5.1.1 电源管脚与地短路

问题描述:

芯片 VDD 管脚与 GND 测试短路，芯片上电后异常发热。

问题检查:

- 1) VDD 到地电容是否耐压值不够导致电容击穿短路。
- 2) 产品启动时，VDD 电压是否有超过规定的最大值。
- 3) 产品在运行过程中，是否有电压过冲超过 VDD 规定的最大值。
- 4) 生产和使用过程中，是否有静电导致芯片损坏。

5.1.2 GPIO 损坏

问题描述:

芯片 GPIO 不能正常输出高电平或低电平，GPIO 作为输入检测电平错误，VIH 或 VIL 测试值异常，管脚阻抗异常。

问题检查:

- 1) 芯片 GPIO 输出电压是否超过最大值，比如 3.3V 的 I/O 输入了 5V 的电压。
- 2) 产品生产和测试过程中，是否存在高压输入到 GPIO 口。
- 3) 产品设计上，GPIO 走线附近是否存在高压信号耦合到 GPIO 输入口。
- 4) 生产和使用过程中，是否有静电导致芯片损坏。

5.1.3 ADC 采样不准

问题描述:

芯片 ADC 输入口采样电压时，采样电压不准。

问题检查:

参考 1.7 章节，确认是否软硬件设置符合 ADC 注意事项的要求。

6. 历史版本

版本	日期	备注
V1.0.0	2022-06-20	1. 创建文档
V1.1.0	2023-02-10	1. 部分章节描述更新

7. 声明

国民技术股份有限公司（以下简称国民技术）保有在不事先通知而修改这份文档的权利。国民技术认为提供的信息是准确可信的。尽管这样，国民技术对文档中可能出现的错误不承担任何责任。在购买前请联系国民技术获取该器件说明的最新版本。对于使用该器件引起的专利纠纷及第三方侵权国民技术不承担任何责任。另外，国民技术的产品不建议应用于生命相关的设备和系统，在使用该器件中因为设备或系统运转失灵而导致的损失国民技术不承担任何责任。国民技术对本文当拥有版权等知识产权，受法律保护。未经国民技术许可，任何单位及个人不得以任何方式或理由对本文档进行使用、复制、修改、抄录、传播等。